40G PCB-design og rutingveiledning

1. Karakteristisk impedans

Trykt mikrostriplinje (overflatelag): Z=65Ω ± 10 %;

Trykt stripline (indre lag): Z=50Ω ± 10 %; differensialklokke enkel-ende impedans til jord: 50Ω, differensialimpedans: 100Ω.

2. Anbefalinger for sporingsbredde: Signalsporbredde=6 mils, sporbredde=4.5 mils for vanskelig--rutespor, kraft/jordsporbredde=15 mils eller 30 mils avhengig av situasjonen.

3. Anbefalinger for stabling: Se stablingen til CS1999-referansedesignet. Platetykkelse: 2,4 ± 0,2 mm. Anbefalt antall lag bør ikke overstige 16-18.

4. BGA chip pin vias: For ubrukte pinner, behold ledningen-out vias så mye som mulig, bortsett fra de som påvirker ruting.

1. Strømforsyningstyper inkluderer hovedsakelig følgende:

• P48V/N48V, 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A), 3V3

(10A), og 5V2N (3A), VDDQ, VTT og VREF; disse er digitale strømforsyninger.

• 3V3A, VCCTX_1/2, 1V2A_1/2: Dette er analoge strømforsyninger som sendes ut av lineære strømmoduler.

2. For 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A) og 3V3 (10A), vurder strømkapasiteten til viaene når du kobler strømmodulens utgangspinner til strømdelerlaget basert på gjeldende nivå.

Det anbefales å legge til tilsvarende fyllingsplan på flere signallag rundt de tilsvarende pinnene, og deretter bruke flere vias for å koble lagene for å lede strømmen til det tilsvarende kraftlaget.

3. CS1999, FPGA og optiske moduler har flere analoge strømforsyninger. Disse leveres vanligvis ved bruk av lineære strømforsyninger eller gjennom LC-filtrering. Alle analoge strømforsyninger krever strømdeling. Analog kraftdeling anbefales: delt på signallaget, med øvre og nedre tilstøtende lag som kreves for å være signaljordet.

Følgende strømforsyninger krever splitting:

1) CS1999 analoge strømforsyninger:

STX0_VDD, STX1_VDD, SRX0_VDD, SRX1_VDD, HTX0_VDD, HTX1_VDD, HRX0_VDD,

HRX1_VDD, SFI5_VDD_DVR, HTX_VDD_DVR.

2) FPGA:

VCC_PLL_OUT1/2/3, VCCA_3V3_1, 2, VCCTX_1/2, 1V2A_1/2, VCCP_1/2.

3) Optiske moduler: 5V, 3V3, 1V8, 5V2N og andre analoge strømforsyninger leveres gjennom LC-filtrering. 4) ​​Annet: Alle strømforsyninger etter induktor L.

4. Alle gjeldende vias for 1008PS-induktoren skal være i samsvar med 3A-kravet, og alle andre med 1A.

5. Bakkefly

Dette inkluderer signaljord og chassisjord.

Et chassisjordplan bør legges rundt hvert signallag og kobles til tilsvarende stikkontakt.

6. Under ruting må TAB-planene for alle LDO-effektkonverteringsbrikker (LT1963AEQ, LT1764EQ, LP3883ES) defineres og kobles til de tilsvarende planene. Kobberarealet for varmeavledning bør økes passende, og det bør også legges til et symmetrisk kobberplan på baksiden (området kan være så stort som mulig hvis layouten tillater det). Koble disse planene til de tilsvarende strøm- eller jordplanene gjennom flere viaer for å lette varmeavledning. TAB-plandefinisjonene for hver brikke er som følger:

LT1963A/LT1764/LP3883: TAB=GND (bakke).

7. For CS1999 strøm- og jordseparasjon, vennligst se de faktiske layoutfilene for evalueringstavlen.

1. Design og implementer i henhold til logikkdiagrammet. Frakoblingskondensatorer bør være jevnt fordelt for hver enhet. Kondensatorer med liten-verdi bør plasseres så nær strømpinnene som mulig, og kondensatorer med stor-polaritet bør plasseres rundt brikken.

2. Hver av de to FPGAene har fem pinner, K7/T7/Y4/AD7/AK7. Koble en ekstern 2,00kΩ motstand til jord. Hold disse sporene unna andre interferenskilder. Bruk en jordring for å isolere disse sporene fra andre linjer.

3. Generelle krav til tilkobling av kondensatorer: Kondensatorputens ruting er som vist nedenfor:

1. Generelle krav for differensielle signaler:

• Lengdene på differensialparene må være strengt tilpasset, med en maksimal feil på<10 mil. All signal lines, except those with length requirements, should be as short as possible.
• Differential pairs should be kept as close together as possible (but to ensure impedance, a 6 mil line width and 6/9 mil spacing is recommended). Spacing between them should be >15 mil, and spacing between them should be >30 mil.
• Differensialpar bør rutes på samme lag for å minimere vias og lagendringer (bortsett fra der matchende motstander er koblet til, kan bare kilde- og destinasjonsterminalene bytte lag via vias).
• Når kraftplan er delt, kan ikke tilstøtende differensialsignaler på samme kraftplan krysse partisjoner.
• For termineringer med matchende motstander er de matchende motstandstilkoblingsmetodene vist i figuren nedenfor. Velg en av følgende metoder for tilkobling.

Sporlengdene skal også følge diagrammet.

For differensiallinjer med seriekondensatorer, må kondensatorene til differensialparet plasseres på samme side (vanligvis nær terminalene) og ha matchende sporlengder. Ved bruk av AC-kobling for PECL-klokker kobles ekstern motstand ved kilden som vist i figuren under.

2. Klokkesignaler

• Differensialklokker

Inkluderer følgende signaler:

622M-klokken har tre par: MSA_RXREFCLK_P/N, MSA_TXREFCLK_P/N og CS1999_REFCLK_P/N.

156M-klokken har åtte par: IF_REFCLK1/2_P/N, XAUI_REFCLK1/2_P/N,

FPGA1/2_CORECLK_P/N og CS1999_IL_REFCLK1/2_P/N.

For ruting og samsvarskrav for disse signalene, se ovenfor. Hold differensielle klokkespor så langt unna andre signallinjer som mulig, spesielt parallelle spor. Hvert differensialpar trenger ikke å ha samme lengde som andre differensialpar, men maksimal lengde bør ikke overstige 15 cm. Enkelt-avsluttede LVTTL-klokkesignaler

Inkluderer følgende signaler: SRAM_CLK, TCAM_CLK

Disse signalene bør sendes så kort som mulig, vanligvis mindre enn 3 cm og ikke lenger enn 5 cm. Seriemotstanden på 25 ohm bør være så nær kildebrikken (FPGA)-pinnen som mulig.

3. SFI5-grensesnittsignaler

Dette signalet brukes til høyhastighetsdataoverføring (3.125G) mellom den optiske modulen og CS1999, inkludert både mottaks- og overføringssignaler.

Signalene er vist i tabellen nedenfor.

1) Bruk det riktige bunnsignallaget for å minimere stubbsporlengdene; bruk buer eller 45 graders bøyninger ved ruting.

2) Via-regler: Fjern alle pads på innvendige lag fra alle vias (behold kun pads på tilkoblingslaget).

3) Se CS1999-referansedesignlayoutfilene for detaljert ruting og via parameteranbefalinger.

4) Unngå å rute motta og sende differensialpar på samme lag.

4. Interlaken-grensesnittsignaler: Disse signalene brukes for høy-dataoverføring (3.125G) mellom CS1999 og FPGA. I likhet med SFI5 inkluderer de to grupper: motta og sende. Signalene er vist i tabellen nedenfor.

For rutinginformasjon, se kravene til SFI5-signalruting.

5. XAUI-signaler

Brukes for høy-signaloverføring mellom FPGA og bakplanets ZD-kontakt.

1) Lengden på sporet som er koblet til ZD-kontakten skal være<5" (including the total length of the traces at both ends of the series capacitor). The actual trace length should be as short as possible to minimize backplane trace length control. There are eight groups of signals:

LINE0_XAUI_RXDAT_P/N_<3.0>er et 4-par 3.125G differensialsignal;

LINE1_XAUI_RXDAT_P/N_<3.0>er et 4-par 3.125G differensialsignal;

LINE0_XAUI_TXDAT_P/N_<3.0>er et 4-par 3.125G differensialsignal;

LINE1_XAUI_TXDAT_P/N_<3.0>er et 4-par 3.125G differensialsignal;

LI NE2_XAUI_RXDAT_P/N_<3..0>er et 4-pars 3.125G differensialsignal.

LINE3_XAUI_RXDAT_P/N_<3..0>er et 4-pars 3.125G differensialsignal.

LINE2_XAUI_TXDAT_P/N_<3..0>er et 4-pars 3.125G differensialsignal.

LINE3_XAUI_TXDAT_P/N_<3..0>er et 4-pars 3.125G differensialsignal.

2) Hvert par differensiallinjer bør ha en lengdetoleranse på mindre enn 10 mil. Hvert par på fire er strengt tatt ikke pålagt å være like lange, men toleransen bør minimeres og lengden holdes så kort som mulig.

3) For ruting, se krav til SFI5-signalruting.

6. 700M LVDS-signaler

Brukes for høy-signaloverføring mellom to FPGA-er. Inkluderer følgende fire grupper:

Mottaks- og sendedifferensialparene skal ikke rutes på samme lag. Andre differensiallinjer bør følge generelle krav.

7. HSTL-signaler

Signalene som forbinder U1 (NL3300) og IC2 er HSTL-1-signaler som opererer ved omtrent 200MHz. Vennligst rute dem i henhold til generelle HSTL-rutingskrav.

1) 50 Ω termineringsmotstandene for de toveis signalene TCAM_DBUS[0:71] og de ensrettede signalene CAM_CLK og TCAM_IBUS bør plasseres så nærme U1 som mulig, og deres ledninger bør være så korte som mulig. Som vist i figuren nedenfor, anbefales det å følge ruting (a). Hvis ruting er vanskelig, følg ruting (b), og hold lengden på termineringsmotstanden og avstanden mellom replikeringspunktet og U1-pinnen så kort som mulig.

2) Følgende signalgrupper skal være like lange, med feil på<100 mil:

TCAM_CLK, TCAM_CLKO, TCAM_IBUS[7:0], TCAM_DBUS[71:0], TCAM_HITACK,

TCAM_VALID, TCAM_RDACK

3) VTT-filterkondensatorer CP1 til CP10 bør være jevnt fordelt rundt termineringsmotstandene.

8. 100M Ethernet-signaler

1) Følgende er differensialsignalpar, med samme rutingkrav som generelle differensialsignaler.

100M_RD+/-, 100M_TD+/-, BACK_100M_TD+/-, BACK_100M_RD+/-, 100M_TX+/-,

100M_RX+/-, RJ_100M_TD+/-, RJ_100M_RD+/-.

2) Følgende signaler er ikke differensielle signaler, men hver gruppe må være like lange:

MII_TX_CLK, MII_TXD<3.0>, og MII_TXEN er gruppert sammen, med en feil på<1cm.

MII_RX_CLK, MII_RXD<3.0>, MII_RXEN, MII_RXER, MII_RX_CRS og MII_RX_COL er gruppert sammen, med en feil på<1cm.

9. Side Scan Signal Routing

a) TMS signal routing direction: Side Scan 2x5 socket -> FPGA1 (IC3) ->FPGA2 (IC4)

b) TCK-signalrutingsretningen er den samme som TMS.

10. Styrebusssignaler:

Inkluderer LOCAL_AD[31:0], LOCAL_ACK, LOCAL_RW, LOCAL_RDY, LOCAL_STB og LOCAL_ALE.

Koble sammen hver bussgruppe på en serie{0}}kjede.

11. Andre databusssignaler:

For alle andre grupperte busssignaler som ikke er nevnt ovenfor, sørg for at hver bussgruppe ikke skiller seg vesentlig (oppretthold samme størrelsesorden) og har kortest mulig lengde.

Indikatorene som kreves for å vises på panelet inkluderer tre strøm- og systemstatusindikatorer og tre 40G-grensesnittstatusindikatorer.

De relative plasseringene til indikatorene på panelet er vist i figuren nedenfor.

Det tilsvarende forholdet mellom panelindikatorlysene og LED-ene på logikkdiagrammet er som følger:

Plasser indikatorlysene i henhold til ovennevnte relative posisjoner og tilsvarende forhold.